摘要：為了解決傳統(tǒng)電流源的無(wú)雜散動(dòng)態(tài)范圍(SFDR)在高頻時(shí)隨輸出阻抗迅速降低而降低的問(wèn)題,采用旁支小電流的共源共柵結(jié)構(gòu)電流源,提高了整體數(shù)模轉(zhuǎn)換器(DAC)電路的動(dòng)態(tài)性能。電流源陣列的版圖設(shè)計(jì)中考慮到電流源相互的匹配性,采用了“W形”電流源陣列布局方式,有效降低了由梯度誤差引起的不匹配。該DAC采用全6bit溫度計(jì)譯碼的電流舵結(jié)構(gòu),輸出滿擺幅電流是40mA。該DAC基于SMIC 0.13μm CMOS工藝實(shí)現(xiàn),DAC部分電路的面積為0.35mm×0.36mm,模擬電路采用3.3V電源,數(shù)字電路采用1.2V電源。電路流片測(cè)試結(jié)果表明:在信號(hào)頻率為30MHz、采樣頻率為1GHz的情況下,無(wú)雜散動(dòng)態(tài)范圍(SFDR)測(cè)試結(jié)果為46.60dB。