基于FPGA/DDS的周期信號發(fā)生器設(shè)計(jì)
作者：王濤; 崔少輝; 劉暢; 鄭思龍 軍械工程學(xué)院研究生管理大隊(duì); 河北石家莊050003; 軍械工程學(xué)院導(dǎo)彈工程系; 河北石家莊050003
摘要：目前復(fù)雜測試任務(wù)對信號發(fā)生器的要求越來越高,設(shè)計(jì)了一種基于FPGA/DDS的以可重配置合成儀器為核心架構(gòu)的周期信號發(fā)生器,分析了信號發(fā)生器的總體設(shè)計(jì)方案,給出了系統(tǒng)的總體框架并分析了各部分的功能,介紹了硬件核心架構(gòu).在EADS newWaveX軟件平臺上驗(yàn)證了信號的準(zhǔn)確度,并通過比較合成信號與模擬信號,驗(yàn)證了利用FPGA/DDS設(shè)計(jì)周期信號發(fā)生器的合理性與可行性.
注：因版權(quán)方要求，不能公開全文，如需全文，請咨詢雜志社
相關(guān)熱門期刊
